欢迎光临专业集成电路测试网~~欢迎加入IC测试QQ群:111938408
注册
|
登录
|
高级搜索
|
网站地图
|
[
设为首页
] [
加入收藏
]
网站首页
测试工程
测试理论
测试实例
测试设备
相关技术
经验分享
测试研讨会
测试论坛
业界新闻
职业规划
拓展业务
关于我们
搜索
检索标题
智能模糊
搜索
热门标签:
TR6850
eeprom
ASL1000
IDDQ
LCD driver
ACCOTEST
Kalos
FA
csp测试
封装测试
当前位置:
网站主页
>
测试工程
>
ESD防护——二极管的应用(二)
时间:
2023-03-14 14:42
来源:
番茄ESD小栈
作者:
ictest8_edit
点击:
次
这期继续讲解二极管在ESD防护中的应用。上期讲解了Polysilicon-Bound diode针对ESD防护的优势以及工作机理,这期继续分析,器件结构参数对其ESD
性能的影响.
图一.Polysilicon-Bound diode结构参数示意图。
该二极管的主要器件参数有:
Ld
阴阳极有源区长度,
Lg
栅极长度,器件宽度
W
,
Finger数目
。
4.1 直流特性:
图二.Polysilicon-Bound diode的DC特性。
所图所示为Polysilicon-Bound diode在不同参数下的
直流I-V特性
。L表示器件宽度(这里的L就是下文的W),d表示栅极长度(与下文的Lg一致)。从直流特性上看,Total W越大,器件正向导通的Ron越低。
4.2 ESD瞬态特性:
图三.Ld参数对性能的影响。
从图中可以看出参数Ld对器件在VF-TLP下的过冲电压和开启时间影响都不大。该参数并不决定P/N结接触面处的电场分布。
图四.宽度W参数对性能的影响。
从图中可以看出不同宽度的二极管瞬态I-V特性。
宽度越大,电场纵向分布越均匀,过冲电压越低
。
图五.finger数目对性能的影响。
增加finger数目与增加器件宽度的机理相似,但是因为电流的趋肤效应,
增加finger数目能提高器件的开启均匀性
。
无论MOS,SCR,diode适当的增加finger也能适当提升ESD性能
。
图六.Lg对性能的影响。
Lg(同上文的参数d)的长度决定了P-WeLL的调制串联电阻。Lg越大,P-WeLL的长度越大,P-WeLL的阱电阻越大,面对ESD的过冲电压越高,开启电阻Ron也随之增大。同时载流子的穿透深度越大,其寿命越长,从而造成二极管的开启时间也随之增大。针对不同长度Lg的VF-TLP和TLP结果表明,
Lg越大,VF-TLP的Ron越大,CDM防护性能大幅下降。而其对TLP影响不大。
图七.栅极连接对VF-TLP的影响。
如图所示为栅极不同连接对VF-TLP的影响,栅极浮空的CDM防护性能最优,而直流性能差距不大。
将DC特性与ESD瞬态特性进行对比后,增加器件宽度与finger数目能有效提升其直流与ESD性能。减少栅极长度,能有效改善CDM性能,对HBM和DC特性影响不大。将栅极浮空能有效提升CDM性能,对直流性能影响不大。五.寄生二极管
凡是器件中存在PN结,那么就会存在寄生二极管。此外CMOS工艺普遍采用反偏PN结进行器件隔离,所以寄生二极管在IC中较为常见。就拿MOS举例,NMOS的源漏与阱,PMOS的源漏与阱都是寄生二极管。虽然寄生二极管与常规二极管的核心都是PN结,但是寄生二极管与正常二极管不论是DC直流特性还是ESD瞬态特性都会有一定区别:一.开启电压寄生二极管的开启电压普遍高于正常二极管,该差距主要与器件结构有关。二.开启电阻寄生二极管的开启电阻也普遍高于正常二极管,寄生二极管阴阳极一般都会有较大的阱电阻,导致其开启电阻也较高。三.反向特性寄生二极管的反向特性普遍异于正常二极管,寄生二极管的反向特性一般会带来导电机制的改变,如GGNMOS,SCR,Bipolar等。
5.1 寄生二极管的ESD应用
寄生二极管的ESD情况较为复杂,
一方面某些器件中的寄生二极管会参与ESD泄放,另一方面有些器件又极力避免寄生二极管参与ESD泄放。这主要是出于器件自身鲁棒性的考虑
。像SCR,GCNMOS等器件都避免器件中的寄生二极管参与ESD。SCR中寄生二极管属于线性缓变结,寄生二极管的阳极为P-WeLL,阴极为N-WeLL,该PN结的空间电荷区较大,
SCR如果承受反向ESD电流会有失效风险
。除此之外GGNLDMOS因为有漂移区的存在,导通电阻较大,某些fab也不建议其承受ESD。
图八.SCR寄生二极管示意图。
而GCNMOS也是同样的情况,因为GCNMOS的工作原理是让ESD通过沟道进行泄放,所以其不会像GGNMOS那样强调寄生三极管的鲁棒性,所以
GCNMOS中的寄生二极管承受ESD电流会有一定风险
,如果GCNMOS做为Power Clamp,有些设计会在GND与VDD间加一个二极管。(内部核心电路的NMOS中的寄生二极管不能承受由GND到Output端的负向ESD也是如此,其器件鲁棒性较差,不能承受ESD电流的冲击。)而GGNMOS,三极管等器件,因为其本身就是通过寄生器件实现ESD泄放,
所以允许其寄生二极管参与ESD泄放
。比如GGNMOS会拉宽Drain端,并做SAB层,提高器件的鲁棒性。而三极管本身就是电流驱动器件,其寄生二极管也允许进行ESD泄放。但是“兵无常势,水无常形”。只要ESD器件设计合理,利用寄生二极管参与ESD泄放,提高器件利用率,降低面积也是可行的设计方法。
六.ESD二极管与普通二极管的区别
虽然工作原理是一样的,但是相较于常规二极管器件,ESD-diode更看重过电流能力,寄生电容,开启电阻等参数。所以这两者在版图上还是有所区别。
图九.常规二极管版图。
如图所示,有些fab厂提供的常规二极管的标准单元其阴极有源区并不会完全包裹阳极。或者有源区宽度较小,或者阴极不会全部覆盖金属。从ESD的角度上说这种设计存在弊端,首先阴极(阳极)如果不能完全包裹阳极(阴极),那么电流分布不均,总会有一个方向ESD电流会产生涡流,会有器件损害风险。有源区过窄或者金属,通孔密度过低会限制过电流能力,增加ESD失效风险。(同时要兼顾Latch-up风险)ESD器件最好通过顶金从PAD处过电流。
图十.ESD-diode版图。
如图所示,ESD-diode版图需要有源区完全包裹。并且ESD二极管需要尽可能的提高阴阳极的接触长度,基于此有很多异形ESD二极管设计。
图十一.异形ESD二极管。
单从ESD的角度上,Via和Contact数目越多,金属单位电流密度越低,相对的寄生电容也会增加。一级ESD防护单元一般都会与PAD放置到一起,通过顶金降低回路电阻。
图十二.阴极宽度对ESD电流分布的影响。
二极管在跨电压域的ESD防护中也发挥着极其重要的角色,后续讲跨电压域的ESD防护体系的时候会讲这个。同时ESD性能的提升,合理的电路设计只是一方面。版图也很重要。关于ESD-diode的版图设计后续也会专门进行讲解。
常规的ESD器件应该都说得差不多了,后续打算做几期关于CDM的文章,因为作为一个ESD工程师,针对CDM的防护是绕不过去的门槛。
顶一下
(0)
0%
踩一下
(0)
0%
------分隔线----------------------------
上一篇:
ESD防护—二极管的应用(一)
下一篇:没有了
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
评价:
中立
好评
差评
用户名:
验证码:
匿名?
发表评论
最新评论
进入详细评论页>>
本类推荐
ESD防护——二极管的应用(二)
ESD防护—二极管的应用(一)
浅谈ESD防护—CDM(三)防护设计篇
浅谈ESD防护—CDM(二)
浅谈ESD防护—CDM(一)
元器件知识-集成电路好坏检测的方
芯片封装&测试流程
什么是芯片老化测试?
为您整理的九个芯片老化测试经验
集成电路芯片的测试(ICtest)分类
热文排行
测试不稳定怎么办
测试厂CP及FT测试流程规范
浅谈IC测试程序的开发
IC产品的质量与可靠性测试
封测厂中测试的关键管控
芯片测试之HTOL UHAST BHAST简介
测试厂产品测试CORRELATION规范
EEPROM的功能测试-基于I2C总线技术
RELAY关断时波形对比
元器件失效分析方法
相关文章
ESD防护——二极管的应用(二)
ESD防护—二极管的应用(一)
浅谈ESD防护—CDM(三)防护设计篇
浅谈ESD防护—CDM(二)
浅谈ESD防护—CDM(一)
元器件知识-集成电路好坏检测的方
芯片封装&测试流程
EMC共模测试和差模测试简介
什么是芯片老化测试?
为您整理的九个芯片老化测试经验